SALPHOENIX®1A 系列 FPGA
时钟资源用户手册

上海安路信息科技股份有限公司

UG_912（v1.3）2023 年 4 月

目 录

目 录 I

1 时钟资源简介 2

2 全局时钟结构 3

2.1 全局时钟的输入 4

3 时钟区域架构 5

3.1 MLCLK 5

3.2 IOCLK 5

3.3 LCLK 6

版本信息 7

免责声明 7

1 时钟资源简介

SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 提供了丰富的时钟资源方便客户进行各项复杂的方案设计，以使得系统性能达到最优。PH1A 系列时钟网络主要包括以下模块：

- 全局时钟网络（GCLK）：能够提供高扇出的时钟分布。
- 多驱动本地时钟（MLCLK）：提供相邻区域的时钟分布。
- 本地时钟网络（LCLK）：低偏斜以及低插入延时的本区域时钟分布。
- 时钟区域（clock region）：每个时钟区域横跨器件的半边区域且高度为 40 个 PLB。
- I/O 时钟网络（IOCLK）：为高速接口提供高性能时钟。

2 全局时钟结构

PH1A 系列 FPGA 划分了左右两个半区，芯片中央是一条时钟主干道包含多个 GCLK 能够汇聚各个区域的时钟输入并驱动各个时钟区域的资源。

PH1A400 和 PH1A180 器件芯片的左右两个半区各有 7 个时钟区域，左半区时钟和右半区下面 3 个时钟区域的时钟网络架构完全一致，右半区的上面 4 个时钟区域包含了 Serdes 的时钟网络，能够为高速接口提供可选的时钟输入。

PH1A400 器件具体结构如图 2-1 所示。



图 2-1 PH1A400 器件全局时钟网络结构图

PH1A90 器件芯片的左右两个半区各有 4 个时钟区域，左半区时钟和右半区下面 2 个时钟区域的时钟网络架构完全一致，右半区的上面 2 个时钟区域包含了 Serdes 的时钟网络，能够为高速接口提供可选的时钟输入。

PH1A90 器件具体结构如图 2-2 所示。



图 2-2 PH1A90 器件全局时钟网络结构图

PH1A60 器件芯片的左右两个半区各有 3 个时钟区域，且不包含 Serdes 时钟网络。

2.1 全局时钟的输入

全局时钟是一个专用的互连网络，全局时钟网络的设计具有低歪斜和低占空比失真、低功耗的特性。全局时钟的输入资源由各个时钟区域的 PLL 输出、GCLK IO 以及各个区域的 mux 组成。PH1A 系列 FPGA 提供了 32 个全局时钟线用于将高性能的时钟信号输送到芯片的各个部位。全局时钟信号的输入包括：

- 专用的时钟输入管脚支持差分及单端的高速时钟输入，能够到达芯片的全局时钟主干道上，用于驱动内部的各项逻辑；
- PLL 的输出，每个时钟区域的 PLL 输出均能够进入全局时钟网络；
- SERDES 时钟输出；
- 内部逻辑产生的信号可以驱动 BUFG。

注：

- 专用时钟管脚选用单端时钟输入时，只支持 P 端输入进入全局时钟网络。
- 内部逻辑信号驱动 BUFG 的时钟质量不受控建议谨慎使用。

3 时钟区域架构

PH1A 系列 FPGA 的每个时钟区域包括两个 PLL，覆盖 40 个 PLB 或者 20 个 ERAM/DSP 的高度区域，并横跨半个器件。时钟区域的 PLLs 能够输出到全局时钟主干道上并分布到芯片的各个模块，每个时钟区域的 PLB、ERAM、DSP 都能被全局时钟以及区域内的 LCLK 驱动。

除了全局时钟资源外，每个时钟区域还有其独立的本地时钟网络，能够实现更多样的时钟方案。主要包括 MLCLK、LCLK、IOCLK。

3.1 MLCLK

PH1A 系列 FPGA 每个时钟区域有两个 MLCLK 模块，MLCLK 的输入为本地的全局时钟输入管脚、本地 PLL 的输出;MLCLK 能够将时钟信号输送到上下相邻的两个时钟区域,也能将信号时钟信号输出到 IOCLK、LCLK 模块。



图 3-1 MLCLK 输入输出示意图

3.2 IOCLK

IOCLK 模块是 PH1A 系列 FPGA 中的一种时钟缓冲器，HRIO 对应时钟区域有 2 个 IOCLK 模块，HPIO 对应时钟区域有 4 个 IOCLK 模块。IOCLK 驱动 I/O 列内一个独立于全局时钟资源的时钟网，支持高速输入/输出接口串并转换，如 MIPIIO 的接收。IOCLK 的输入为本区域的 MLCLK、相邻区域的 MLCLK、本区域的 PLLs 的输出、区域的全局时钟输入管脚；IOCLK 的输出为区域的 IO 逻辑资源。



图 3-2 IOCLK 输入输出示意图

3.3 LCLK

PH1A 系列 FPGA 每个区域有 4 个 LCLK，能够独立的驱动该区域的资源。相对于 GCLK，本地时钟延迟和 skew 更小。LCLK 的输入为本区域的 MLCLK、相邻区域的 MLCLK、本区域 PLLs 的输出、本区域的全局时钟输入管脚；LCLK 的输出为本区域的 Fabric。LCLK 内部还包含了分频器，支持 1-8 分频和 3.5 分频，能够将输入信号分频之后输出到本区域的逻辑资源。



图 3-3 LCLK 输入输出示意图

版本信息

日期	版本	修订记录
2021/6/21	0.1	首次发布中文版
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	1.统一修订 PH1A400 系列名称为 PH1A 系列； 2.第 2 节中更新全局时钟结构的描述。
2022/10/26	1.2	1.更新第 2 章节全局时钟结构图：增加 PH1A90 器件描述； 2.更新免责声明描述
2023/04/04	1.3	1.在第 2 章全局时钟结中增加 PH1A180 器件描述 2.修改图 2-1 名称为 PH1A400 器件全局时钟网络结构图

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。